(19) Japanese Patent Office (JP)

(11) Patent Application Koukai (disclosure)

(12) Public Patent Disclosure Bulletin (A)

H03-076094

(43) Bulletin Date: April 2, 1991

(51) Int. Cl.5

Identification Code Internal File Nos.

G 11 C 11/41

8323-5B G 11 C 11/41 301 E

Request for examination: No

Number of claims: 3

Total pages: 6

(54) Title of invention: Semiconductor memory device

(21) Patent Application No.: H01-211100

(22) Patent Application Date: August 8, 1989

(72) Inventor: Shinji Ishikawa

Hitachi, Ltd. Musashi Plant

5-20-1 Josui-Honcho, Kodaira City, Tokyo

(71) Applicant: Hitachi, Ltd.

4-6 Kanda-Surugadai, Chiyoda-ku, Tokyo

(74) Agent: Tomio Oikata, Patent Attorney

Description

1. Title of Invention

Semiconductor memory device

2. What is claimed is:

A semiconductor memory device comprising:

 a plurality of memory array sections that have the same storage capacity; and
 an address counter and an output latch circuit corresponding to each of said memory array sections

 respectively, wherein each of said address counters and output latch circuits operates at mutually different timings based on one or more clock signals.

2. A semiconductor memory device according to Claim 1 comprising:

input latch circuits corresponding to said plurality of memory array sections respectively that operate at mutually different timings and that latch data that is input from a common input terminal using a time-division method.

A semiconductor memory device according to Claim 2 comprising: said memory array sections that consist of two array sections consisting of dual-port memory cells; a write address counter, a read address counter, a write decoder, and a read decoder for each memory

a write address counter, a read address counter, a write decoder, and a read decoder for each memory array section respectively; wherein

a single memory cell is selected by supplying values from said address counters to the corresponding decoders respectively, and

one of said two input latch circuits and the two groups of address counters operates synchronously with the falling edge of an input clock signal and the other operates synchronously with the rising edge of an input clock signal.

3. Detailed Explanation of the Invention

(Industrial Field of Application)

The present invention relates to semiconductor memory techniques, more particularly, to a technique that is especially effective when applied to semiconductor memory access methods, and relates to a technique that is effective when used for, for example, serial access memories.

(Prior Art)

In the prior art, serial access memories have been adopted as a semiconductor memory applied to the storage of image data in televisions and VTRs. This type of serial access memory is a read-write memory, but it is designed for high speed and has no random access function. It does have an internal address counter and address signals are generated by incrementation using a clock.

p. 587

Note that a serial access memory has been described in "Nikkei Electronics", 11 February 1985 edition, pp. 219-239. In addition, prior, related inventions are disclosed in Tokkai S62-154983 and Tokkai S62-014226.

(Problem to Be Solved by the Invention)

Serial access memories according to the prior art have had only a memory cell array and a set of input/output latches and an address counter built in and all have processed data synchronously with the falling edge of an externally input clock signal.

However, there is a problem in that, in the present semiconductor techniques, memory cycle times are limited to about 20 nanoseconds In contrast with this, memories with cycle times of 10 nanoseconds or less are being requested for the high vision field, and conventional serial access memories cannot handle this.

An object of the present invention is to provide a semiconductor memory technique that increase apparent access speeds to two or more times the access speeds of conventional serial access memories.

The aforementioned object and other objects of this invention as well as its new features will be made clear in the detailed description of the present invention and the attached drawings.

(Means to Solve the Problem)

The following is a an explanation of a summary of a representative case of the inventions disclosed in the present application.

That is, a memory array is divided into two memory arrays and an address counter and an input/output data latch circuit is created for each memory array. The address counter and latch circuit for one of the two memory arrays is made to operate synchronously with the rising edge (or falling edge) of a clock signal and the counter and latch circuit for the other memory array is made to operated synchronously with the falling edge (or rising edge) of the clock signal.

(Operation)

According to the aforementioned means, the two memory arrays respectively are alternately accessed synchronously with the rising edge and the falling edge of the clock. Thus, reading from or writing to one of the memory arrays is started before reading from or writing to the other memory array is completed, and as a result, pipeline processing is enabled and the memory arrays can operate at an apparent access speed that is doubled.

(Embodiments)

Figure 1 shows a block diagram of one embodiment of the present invention applied to a serial access memory. In addition, Fig. 4 shows the an example of the concrete circuitry required therefor.

Although no special restriction is intended, each of the circuit blocks enclosed by dotted lines in the figure comprises a single semiconductor chip such as a monocrystalline silicon substrate.

In Fig. 1, 1A and 1B are a memory array having the same storage capacity. The memory arrays 1A and 1B comprise, for example, a matrix-shaped array of dual-port memory cell MCs that have two sets of transfer gates consisting of flip-flops wherein two inverter input/output terminals have been crosslinked.

Each of the memory arrays 1A and 1B is provided with a corresponding input latch circuit 2A and 2B, an output latch circuit 3A and 3B, a write address counter 4A and 4B, and a read address counter 5A and 5B.

A write data signal that has been input from a data input terminal Din signal and has been waveform-adjusted by a buffer DBF consisting of inverters, etc., is supplied to the aforementioned input latch circuits 2A and 2B. The input latch circuit 2A consists of, for example, master-slave flip-flops and latches input data synchronously with the falling edge of an externally supplied write clock signal WCKL. Additionally, the input latch circuit 2B latches input data synchronously with the rising edge of the write clock signal WCKL.

Moreover, the write clock signal WCKL is supplied to the address counters 4A and 4B, which count up synchronously with the falling edge and rising edge respectively.

p. 588

Next, the value in the write address counter 4A is supplied to the write decoder 6A for the memory array 1A or the value in the write address counter 4B is supplied to the write decoder 6B for the memory array 1B. The write decoders 6A and 6B consist of an X decoder WXD that drives a single word line WWL within a memory array to the selection level and a Y decoder WYD that turns on and off a column switch Qcw1 and Qcw2 that connects a pair of data lines WDL and WDL within a memory array to the aforementioned input latch circuits 2A and 2B (see Fig. 4).

On the other hand, an externally supplied read clock RCLK is supplied to the read address counters 5A and 5B, which count up synchronously with the falling edge and rising edge respectively of the read clock RCLK. The value in the read address counter 5A is supplied to the read decoder 7A for the memory array 1A or the value in the write address counter 5B is supplied to the read decoder 7B for the memory array 1B. The read decoders 7A and 7B both consist of an X decoder RX. A read data line RDL and RDL are connected to a differential sense amp SA through a column switch Qcr1 and Qcr2.

Moreover, the read clock RCLK is supplied to the output latch circuits 3A and 3b consisting of, for example, clocked inverters and drives them alternately to latch the data read out from the memory array 1A and 1B. The read data latched by the output latch circuits 3A and 3B is supplied to a common output circuit 8.

The output circuit 8 consists of output stages, etc., wherein an output control gate G1 and G2 and a two N-channel MOSFET Q1 and Q2 are connected in series, and when an externally supplied out enable signal UE is at low level, one of the output MOSFETs Q1 or Q2 is turned on according to the read data supplied from the aforementioned output latch 3A or 3B and a data output terminal Dout is driven to high level or level. In addition, the output circuit 8 turns the output MOSFETs Q1 and Q2 off when an out enable signal OE signal changes to high level. As a result, the data output terminal Dout is changed to a high impedance state.

Continuing, 11 is a write counter reset terminal, 12 is a read counter reset terminal, 13 is a write enable terminal for reading and writing control, 14 is a chip select terminal for chip selection, and 15 and 16 are power supply terminals.

A write counter reset signal WRES that is input to the reset terminal 11 is supplied to the write address counters 4A and 4B. When the reset signal WRES at low level, the counter 4A is reset on the falling edge of the write clock WCLK and the counter 4B is reset on the rising edge of the write clock signal WCLK.

Additionally, a read counter reset signal RRES that is input to the reset terminal 12 is supplied to the read address counters 5A and 5B. When the reset signal RRES at low level, the counter 5A is reset on the falling edge of the read clock RCLK and the counter 5B is reset on the rising edge of the read clock signal RCLK.

On the other hand, the write enable signal WE and the chip select signal CS that are input to the control terminals 13 and 14 are supplied to a control circuit that is not illustrated, where internal control signals for each of the circuit blocks within the chip are formed based on these signals.

Next, the read operation and write operation of the aforementioned serial access memory are explained with reference to Figs. 2 and 3.

When the write counter rest signal WRES is at low level and the write clock signal WCLK is input, the write address counter 4A is reset synchronously with the falling edge of the clock signal and the address "0" is supplied to the memory array 1A. Additionally, when the write clock signal WCLK rises while the write counter reset signal WRES is low, the write address counter 4B is reset synchronously with the rising edge of the clock signal and the address "0" is supplied, with a delay of a half cycle, to the memory array 1B.

p. 589

Thereafter, when the write counter reset signal WRES is at high level, the address counter 4A is incremented synchronously with the falling edge of the clock signal WCLK and the address counter 4B is incremented synchronously with the rising edge. As a result, the address counters 4A and 4B continue to count up alternately with each half cycle of the clock signal WCLK. In addition, the input latch circuits 2A and 2B alternately repeat latch operations synchronously with the falling and rising edges of the clock signal WCLK.

Accordingly, when write data is supplied synchronously with the write clock signal WCLK to the data input terminal Din twice per cycle, the data is written alternately to the memory arrays 1A and 1B. As a result, writing can be conducted at twice the speed of prior art devices at the same clock speed.

On the other hand, separately or in parallel with the aforementioned write operation, when the read clock signal RCLK is input to the memory after the read counter reset signal RRES has been changed to

low level, the read address counter 5A is reset synchronously with the falling edge of the clock signal RCLK and the counter 5B is reset synchronously with the rising edge of the clock signal RCLK. When the address counters 5A and 5B are updated, a new memory cell is accessed and the output level of the sense amp SA is defined after approximately a half cycle.

In the same way as counter 4A, the input latch circuit 2A for memory array 1A operates synchronously with the falling edge of the write clock signal WCLK and latches the data, but the output latch circuit 3A operates a half cycle behind the counter 5A and latches the data read from the memory array 1A. In addition, the output latch circuit 3A for memory array 1A latches the read data synchronously with the falling edge of the read clock signal RCLK.

In this manner, the memory arrays 1A and 1B are read accessed with a delay of a half cycle and the output latch circuits 3A and 3B operate alternately each half cycle. Next, the latched data is sent to the common output circuit 8 and is output externally from the data output terminal Dout. As a result, reading can be conducted at twice the speed of the prior art while using a clock with the same frequency as the prior art.

However, if the memory cells comprising the memory arrays 1A and 1B are made dual-port types, read operations can be conducted in parallel with write operations because they would have a write and read address counter and a write and read decoder. Synchronization of the write clock signal WCLK and the read clock signal RCLK is decided by the access times when writing to and reading from the memory array and, needless to say, they may have mutually different frequencies.

Note that, in the aforementioned embodiment, the two sides 1A and 2A are respectively operated synchronously with the falling edge and the rising edge of the clock signal WCLK (RCLK), but separate clock input terminals may be created and two clocks that have twice the frequency of the clock in the embodiment and are mutually delayed by a half cycle may be input, and operations may be conducted synchronously with the falling edges of each. In addition, the embodiment includes a memory array and two sets of write and read address counters and input/output latch circuits, but these circuits may be divided into three sets and may be operated with a timing delay of 1/3 cycle.

Because the embodiment explained above is divided into two memory arrays with address counters and input/output data latch circuits for each memory array, wherein the counters and latch circuits for one memory array are operated synchronously with the falling edge (or rising edge) of the clock signal and the counters and latch circuits for the other memory array are operated synchronously with the rising edge (or falling edge) of the clock signal, the two memory arrays are accessed alternately.

p. 590

The effect is that reading from or writing to one memory array is started before reading to or writing from the other memory array is completed, pipeline processing becomes possible, and operation with an apparent access speed that is double is possible.

A concrete explanation of the invention devised by the inventor has been explained above based on an embodiment, but the present invention is not limited to the aforementioned embodiment and various modifications are possible provided that they do not deviate from the essentials thereof. For example, in the aforementioned embodiment, an address counter is incorporated within the memory chip, but the address can also be input externally.

In the explanation above, the invention devised by the inventor has been generally explained with respect to the case in which it is applied to a serial access memory that is the field of industrial application given as a background, but the present invention is not limited to this, and it can also be used with dual-port memories in which writing on the write side is conducted in parallel and reading on the read side is conducted serially or dual-port memories in which both writing and reading is conducted in parallel. (Effect of the Invention)

Explained in simple terms, the effect obtained by the representative invention of the inventions disclosed in this application is as follows.

The apparent access speed of a serial access memory in which two memory arrays are accessed alternately can be increased to two or more times that of the prior art.

4. Detailed Description of the Drawings

Figure 1 is a block diagram showing an embodiment of a serial access memory to which the present invention has been applied.

Figure 2 is a time chart showing the operation timing when writing to that memory.

Figure 3 is a time chart showing the operation timing when reading from that memory.

Figure 4 is a circuit configuration diagram of the major components of the embodiment of a serial access memory shown in Fig. 1.

MC: memory cell; WWL: write word line; RWL: read word line

Agent: Tomio Oikata, Patent Attorney [seal: [illegible]]

Fig. 1

[see source for figure]

- 1. Write address counter A
- 2. Read address counter A

- 3. Input latch A
- 4. Decoder
- 5. Decoder
- 6. Memory array A
- 7. Output latch A
- 8. Output circuit
- 9. Memory array B
- 10. Input latch B
- 11. Decoder
- 12. Decoder
- 13. Output latch B
- 14. Write address counter B
- 15. Read address counter B

[end]

Fig. 2

[see source for figure]

- 1. Write address (memory array A)
- 2. Write address (memory array B)

[end]

Fig. 3

[see source for figure]

- 1. Read address (memory array A)
- 2. Read address (memory array B)

[end]

p. 591

Fig. 4

[see source for figure]

- 1. Input latch
- 2. Write Y decoder
- 3. Write X decoder
- 4. Write address counter
- 5. Read address counter
- 6. Read X decoder
- 7. Read Y decoder
- 8. Sense amp
- 9. From other memory array

, i

[end]

p. 592

個日本国特許庁(JP)

@ 符許出願公開

四公開特許公報(A)

平3-76094

G 11 C 11/41

識別記号 庁内整理番号 ❷公開 平成3年(1991)4月2日

8323-5B G II C 11/34

審査請求 未請求 請求項の数 3 (全6頁)

❷発明の名称 半導体記憶装置

> ②持 - 類 平1-211100

顧 平1(1989)8月16日

東京都小平市上水本町 5 丁目 20 番 1 号 株式会社日立製作

所武蔵工場内

切出 顔 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 大日方 宮雄

1. 発明の名跡

1.月一記憶容盘を有する複数のメモリアレイ部 以上のクロック信号に基づいて上記各アドレスカ ウンタおよび出力ラッチ回路が互いに異なるタイ ミングで動作されるように構成されてなることを

2. 上記従数のメモリアレイ部に対応して、それ ぞれ異なるタイミングで動作される人力ラッチ回 路が設けられ、共通の入力端子に入力されたデー タを移分質方式でラッチするように構成されてい

3. 上記メモリアレイ部はデュアルポート型メモ リセルからなる2つのアレイ邸によって拝成され、 各メモリアレイ邸に対応してそれぞれライト用ア

ドレスカウンタとリード用アドレスカウンタおよ びライト用デコーダとリード用デコーダが収けら れ、疎デコーダに対して上記アドレスカウンタの 値がそれぞれ供給されて一つのメモリセルが選択 の入力ラッチ回路と2位のアドレスカウンタのう ち一方は、入力クロック信号の立下りに両期して `動作され、他は入力クロック信号の立上りに同期

3. 発明の詳細な説明

本発明は、半導体記憶技術さらには単導体メモ リのアクセス方式に適用して特に有効な技術に関 効な技術に関する。

タの記憶用に適した半導体メモリとして、シリア ルアクセスメモリが提供されている。この甚のシ

特别平3-76094(2)

リアルアクセスメモリは、試出し者込み可能なメ モリであるが、ランダムアクセス破臨はなく、内 却にアドレスカウンタを有し、クロックでインク リメントされることでアドレス個号を発生することで高速化を図っている。

なお、シリアルアクセスメモリに関しては、「日話エレクトロニクス」1985年2月11日 号、第218頁~第239頁に記載がある。また、関連する先駆発明としては、特公町82-154983号や特公昭62-14226号がある。
【現明が解決しようとする課題】

世来のシリアルアクセスメモリは、メモリセルアレイと入出力データラッチ回路およびアドレスカウンタが1種しか内成されておらず、すべて外部から入力されるクロック債号の立下りに同知してデータを处理するようにされていた。

しかるに現在の半球体技術では、メモリのサイクルダイムは20n砂包度が展界である。これに対し、ハイビジョンの分野ではサイクルダイムが10n砂以下のメモリが要求されるようになって

きており、従来のシリアルアクセスメモリでは対 応しされないという問題点がある。

この発明の目的は、シリアルアクセスメモリの 見かけ上のアクセス。这度を従来の2倍以上に高速 化できるような半導体記憶技術を提供することに ある。

この発明の前記ならびにそのほかの目的と斯規な特殊については、本明知書の記述および部附図図から明らかになるであろう。

[森延を解決するための手段]

本願において関示される舟明のうち代表的なも のの紅葉を説明すれば、下記のとおりである。

すなわち、メモリアレイを2つに分け、各メモリアレイに対応してアドレスカウンタおよび入力データラッテ回路を設け、一方のメモリアレイ 個のカウンタおよびラッチ回路はクロック信号の立上り(もしくは立下り)に同超して動作させ、他方のメモリアレイ 個のカウンタおよびラッチ回路はクロック 個号の立下り(もしくは立上り)に同類して動作させるようにするものである。

[作用].

上記した手段によれば、2つのメモリアレイが クロックの立上りと立下りに関照してそれぞれ交 豆にアクセスされるため、一方のメモリアレイに 対する前周しまたは巻込みが終了する前に独力の メモリアレイに対する前出しまたは巻き込みが開 始されるため、バイブライン型類が可能となり見 かけ上2份のアクセス速度で動作させることがで さるようになる。

[英兹例]

第1回には本見明をシリアルアクセスメモリに 適用した場合の一実施例のプロック回が、また、 第4回にはその野部の具体的回路構成例が示され ている。

将に制設されないが、固中登録人で調まれたま 四島ブロックは単結品シリコンと版のような一番 の半導体チップ上において形成される。

到1頃において、1A、1Bは同じお食きまと 持つメモリアレイで、このメモリアレイ(A、1 Bは、何太に到4回に示すように2つのインパー) タの入出力第子が交差結合されたフリップフロップからなり。2個のトランスファゲードを有するテニュアルボート型メモリセル以口がマドリックス状 に配列されてなる。

各メモリアレイ1A、1Bに対応してそれぞれ 入力ランチ回路2人、2.Bと、出力ラッチ回路3 A、3Bおよびライト用フドレスカウンタ4A、 4Bとリード用アドレスカウンタ.6 A、5 B が設 りられている。

また、ライトクロック信号WCKLはライト質

-588-

* 特別平3-76094(3)

アドレスカウンタ4Aと4Bに供給され、それぞ ダ7Bにそれぞれ砂粒される。リードガデコーダ はメモリアレイ1Aのライト用デコーダ6Aに、 またカウンタ4Bの低はメモリアレイ1Bのライ ト用デコーダ6Bに供給される。ライト用デコー・・る。 ダ6Aと6Bは、メモリアレイ内の1本のワード はWWLを選択レベルに駆動するXデコーダWX WDLを上記入力ラッチ回路2A,2Bに接続す るカラムスイッチQcw。, Qcw。をオン・オフ 初切するYヂコーダWYDとから構成されている

一方、リードほアドレスカウンタ5Aと5Bに は、外部から入力されるリードクロックRCLK が供給され、リードクロックRCLKの立下りと 立上りに阿黙してそれぞれカウントアップされる。 給されるアウトイネーブル値号UEがロクレベル リード側アドレスカウンタ5Aの位は、メモリア レイ1Aのリード用デコーダ7Aに、またカウン タ5Bの彼はメモリアレイ1Bのリード用デコー

れ立下りと立上りに同題してカウントアップさせ 7A,7BもスデコーダRXDとYデコーダRY る。そして、ライト例アドレスカウンタ4Aの位 Dとによって構成されている。彼出しデータ様R DL, RDLはカラムスイッチQcr。, Qcr。 を介して差効型センスアンプSAに投稿されてい

さらに、リードクロックRCLKは、何えばC MOSクロックド・インバータからなる出力ラッ Dと、メモリアレイ1内の1対のデータはWDL。 チ回路3A,3Bに供給され、交互に動作させ。 メモリアレイ1A,18から読み出されたデータ をラッチする。出力ラッチ回路3A、3Bにラッ チされたリードデータは共通の出力回路8に供給

> 出力回路8は出力制御用ゲートで、, で、と、2 つのNチャンネルMOSFET Q., Q.が直列 袋貌されてなる出力段等とからなり、外部から供 のとき、上記出力ラッチ回路3Aまたは3Bから 供給されるリードデータに応じて、出力MOSF ET Q. またはQ.のいずれか一方をオンさせて、

レベルに駆動する。また、出力回路8はアウトイ .ネーブル信号のEがハイレベルにされると、出力 リードクロックRCLKが立ち下がるとカウンタ . れによって、データ出力菓子Doutはハイイン ピーダンス状態にされる。

春込み読出し刻賀用のライトイネーブル端子、1 4はチップ選択用のチップセレクト等子、また1 5,16は電源電圧帽子である。

リセット菓子11に入力されたライトカウンタ リセット信号VRESは、ライトアドレスカウン タ4Aヒ4Bに供給される。このリセット信号Ⅳ RESがロウレベルにされている状態で、ライト リセットされ、ライトクロックWCLKが立ち上 がるとカウンタ48はりセットされる。

また、リセット端子12に入力されたリードカ ウンタリセット信号RRBSは、リードアドレス

データ出力箱子Doutをハイレベルまたはロウ カウンタ5Aと5Bに供給される。このリセット 信号RRESがロウレベルにされている状態で。 ... 立ち上がるとカウンタ5Bはリセットされる。

一方、何何婚子13,14に入力されたライト なお、11はライト何カウンタのリセット館子、、イネーブル信号WBやチップセレクト信号C.Sは、・・ --: "、" 12はリード側カウンタのリセット嫡子、13は、 個示しないコントロール回路に供給され、それら の信号に基づいてチップ内の各回路ブロックに対 する内部制御信号が形成される。

> 次に、上記シリアルアクセスメモリのライト助 作およびリード助作を、第2回および蘇3回を用 いて説明する。

ライトカウンタリセット信号WRESがロウレ ベルにされ、ライトクロック信号WCLKが入っ クロックWCLKが立ち下がるとカウンタ4Aは てくると、クロックの立下りに同類してライト切 アドレスカウンタ 4 A がりセットされ、アドレス 「0」がメモリアレイIAに供給される。また、 ライトカウンタリセット借号WRESのロウレベ ルの期間中にライトクロック信号WCLKが立ち

特別平3-76094(4)

上がると、これに同類してライト個アドレスカウンタ4 B がリセットされ、半周期数され、その役、「0」がメモリアレイ1 B に似めされる。その役、ライトカウンタリセット信号 W R B B B B R がりにされると、クロック W C L K の のり U スカウンタ4 A A かウンタイト スカウンタイト スカウンタイト スカウンタイト スカウンドレス は、 クロック W C L K の の 単 R L R 区 に カウンクライト スカウンク スカウング ライト スカウッチ 回路 2 A と 2 B も は、クロッチ 所 L K の 立 と に 同類して 交互に ラッチ 動 作 を 繰り 又 す

従って、ライトクロックWCLKに同期して、 1サイクル中に2回データ入力増予Dinよりを 込みデータを入れてやると、データはメモリアレ イ1Aと1Bに交互に含き込まれていく。これに よって、従来と同一のクロックで従来の2倍の速 度で否込みが行なえる。

一方、上記ライト動作と別にあるいは並行して、

メモリアレイ1A個の入力ラッチ回路3Aはカウンタ4Aと同じくライトクロックWCLKの立下りに同類して動作され、データをラッチするが、出力ラッチ回路3Aはカウンタ5Aよりも半周間建れて動作され、メモリアレイ1Aから読み出されたデータをラッチする。また、メモリアレイ18個の出力ラッチ回路3BはリードクロックRC

LKの立下りに阿覇して設出しデータをラッチする。

このようにして、メモリアレイ1A、1Bは半周間ずれてリードアクセスされ、出力ラッチ回路3Aと3Bが半周類ごとに交互に動作される。そして、ラッチされたデータは共通の出力図路8へ送られ、データ出力第子Doutより外部へ出かされる。その結果、従来と阿一周期のクロックを問いて従来の2倍の这度で認出しを行なうことができる。

しかも、メモリアレイ1A,1Bを構成するメモリセルがデュアルボート型とされ、ライト用とリード用のアドレスカウンタおよびライト用とリード用デコーダを有しているため、ライト動作と並行してリード助作を行なうことができる。ライトクロックWCLKとリードクロック及CLKとリードクロック及CLKとリードのアクセスタイムによって決定され、互いに周期が異なっていてもよいことはいうまでもない。

なお、上記実施例では、クロックWCLK(R

CLK)の立下りと立上りに同期して1A個と1B個をそれでれ動作させているが、別々のクロック入力第子を設け、実質関位相のプロンクの2倍のクロックを入れて、それぞれを立下りに同期のでは、シックを入れて、それぞれを立下りに同期のでは、メモリアレイと、ライト用およびリードを用アドレスカウンダと入出力ラッチ到路を2和双けてイクルボージャイミングをずらして動作させるようにして動作させるようにして動作させるようにして動きるい。

以上数弱したように上記実施例は、メモリアレイを2つに分け、各メモリアレイに対応してアドレスカウンタおよび入出力データラッチ回路を切け、一方のメモリアレイ関のカウンタおよびアッチ回路はクロック信号の立上り(もして立か作させ、他方のメモリアレイ関の下りかウンタおよびラッチ回路はクロック信号の立下り(もしくは立上り)に周囲して動作させるようにしたので、2つのメモリアレイがそれぞれ交互に

-590-

特別平3-76094(5)

アクセスされるため、一方のメモリアレイに対する就出しまたはき込みが終了する前に他方のメモリアレイに対する観出しまたはきを込みが隔始されるという作用により、パイプライン処理が可能となり、見かけ上2倍のアクセス这反で動作をせることができるという効果がある。

以上本発明者によってなされた発明を突成例に基づき具体的に説明したが、本発明は上記実施例に設度されるものではなく、その変旨を造成しない範囲で確々変更可能であることはいうまでもない。例えば、上記実施例ではアドレスカウンタをメモリチップ内に設けているが、外部からアドレスを入力することも可能である。

以上の説明では主として本数明者によってなされた疑明をその背景となった利用分別であるシリアルアクセスメモリに適用した場合について説明したが、この発明はそれに既定されるものでなく、ライト側はパラレル方式で書き込みを行ない、リード側はシリアル方式で読出しを行なうデュアルポートメモリあるいはライトもリードもパラレル

方式で行なうデュアルボートメモリにも利用する ことができる。

[母明の効果]

楽顔において展示される発明のうち代表的なものによって特られる効果を簡単に説明すれば下記のとなります。

すなわち、3つのメモリアレイを交互にアクセスすることでシリアルアクセスメモリの凡かけ上のアクセス滋庇を従来の2倍以上に高速化できる。

鮮1宮は、本稿明を満用したシリアルアクセス


対すらは、本物場を毎用したシリアルアクセス メモリの一类筋倒を示すブロック図、


第2回は、そのメモリのライト時の助作タイミ ングを示すタイムチャート、

第3図は、同じくリード時の動作タイミングを 示すタイムチャート。

第4関は、第1関のシリアルアクセスメモリの 要部の一変旗例を示す回路構成図である。

MC・・・メモリセル、WWL・・・ライト何ワード株、RWL・・・リード何ワード級。





-592-

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.